近日，姚期智院士代表标准牵头单位（交叉信息核心技术研究院）与标准起草单位（中国Chiplet产业联盟），与国内主机厂、一级供应商代表一起，发布世界首个车规级Chiplet接口标准：《车规级芯粒互连标准ACC_RV 1.0》- Road vehicles- Advanced Cost-driven Chiplet Interface（ACC_RV）(标准可通过进行下载）。

  近年来，新能源及AI产业的加快速度进行发展正在推动汽车产业的数字化变革，“新四化”大趋势下，传统分布式的汽车电子电气架构正在慢慢地向域控制式以及中央计算平台演进，不一样智能座舱、智能驾驶解决方案在新车型上的创新及搭载率快速提升。汽车智能化率在快速地增长的同时，也展现出产品层次及功能需求显著多元化的特点，而汽车芯片作为核心“大脑”，在传统SoC设计思路下，单芯片如何能够灵活适配于不同车型的需求，亦往往成为取舍痛点。

  Chiplet架构通过将SoC中的通用模块与专用模块解耦并分别生产成小芯粒，由主机厂以及Tier1依据自己车型适配需求来做灵活选择并异构集成，可提供兼顾高性能、安全稳定、成本可控、扩展性强、迭代周期短等综合需求的解决方案，将成为未来中央计算平台硬件架构的重要的发展方向。

  快速测试：信道设计上加入一个旁路模式，即复用信道。这一个模式复用Chiplet高速串口为测试通道输入端口，测试激励通过测试通道输入端口，进入片内来测试；同时，Chiplet高速串口可以被复用为测试通道输出端口，片内响应通过测试通道输出端口，输出片外观测。由于高速串口的高速度，可以极大加快测试速度，减少机台占用时间。

  对嵌入式存储器需要采用内建自测试结构，目标是在车辆使用场景下，随时能够启动测试，并且使用尽可能少的测试管脚，来完成控制激励输入，检测输出。存储器自测试结构需要内置激励产生单元，在启动测试信号拉高后产生测试激励对存储器进行读写操作，读取存储器内部值，在比较器内与期望值作对比。对比结果通过一个标志位输出，通过标志位信号能判断存储器是不是真的存在缺陷。

  上述对存储器的读写操作，即对连续地址空间升序或降序写入特定数值，并读出，这种读写操作称为测试算法。复杂算法带来更高的覆盖率，保障功能安全。

  为了满足车规功能安全需求，存储器测试需要包含自修复功能。测试方案包括，一定要选择带有冗余行/列逻辑的存储器，当存储器自测试发现存储器故障时，用冗余行/列替换故障行/列，并将这种替换信息存入片上可编程存储器。

  存储器自测试与修复，很大程度上提高了芯片良率和可靠性，增强后期使用中出现故障时的解决能力，适用车规应用场景。

  车规使用场景下，芯片需要满足自测试。所以对于片上逻辑需要加入自测试结构；同时考虑顶层管脚资源的限制，使用压缩逻辑，将数目庞大的测试扫描链，压缩为若干个测试通道；扫描链的输出经过压缩逻辑，压缩成若干输出。

  逻辑自测试启动后，伪随机图形产生器产生测试图形，经过内置有线性反馈移位寄存器的解压缩逻辑解压后灌入扫描链中，通过一系列移位，捕获，再移位操作，抓取电路反馈值并且与期望值相比，判断电路是不是真的存在故障。额外的，需要一个压缩逻辑对多扫描链的输出进行压缩后，再次进入一个多输入签名寄存器电路，在这里和期望值作对比，大幅度减少了管脚数目。

  自测试必须受到来自安全岛的专用车规CPU的控制，在车辆上电或空闲时，启动测试。测试时，专用车规CPU发送测试指令，通过总线接口，对系统内测试控制器做相关操作，最终由系统内测试控制器通过标准测试访问接口启动测试，收集结果。安全岛内CPU采用双锁步设计，为测试程序安全运作提供保障。

  在信道组之外，需要添加冗余信道。当某一信道出现故障时，用冗余信道去替换故障信道，这一冗余设计将提升良率和可靠性。

  在信道的发送端，接收端分别加入一个3输入的信道选择器，信道的信号逐次送入相邻两边信道选择器，这样，如果信道1出现故障，经过控制选择器的选择端，将输入2映射到冗余信道1的选择器上，通过冗余信道的发送器发送输入2，同时冗余信道1的接收器输出，再映射回到原先信道1的输出2，这样输入2到输出2的传输就通过冗余信道1完成。同理，信道2故障时，输入3到输出3的传输，可以向下映射到冗余信道2上进行。

  信道设计上加入一个旁路模式，即复用信道。这一个模式使差分输入端口可以被复用为测试通道输入端口，测试激励通过测试通道输入端口，进入片内来测试；同时，差分输出端口可以被复用为测试通道输出端口，片内响应通过测试通道输出端口，输出片外观测。高速差分端口的复用为测试通道端口，可以加快测试速度。

  旁路模式规定，差分信道输入可以直接被导入片内，输入信道被旁路；差分信道输出可以直接来自片内，输出信道被旁路。

  内loopback模式中，输出侧输出预置测试图形，通过内部选择环回到输入侧，输入测采样数据和预置测试图形作对比，判断内部信道通路是否正常。

  外loopback模式中，输出侧输出预置测试图形，一定要通过输出端口输出到片外，并且通过输入侧的选择器环回到输入侧，输入测采样数据和预置测试图形作对比，判断内部信道通路是否正常。

  Loopback测试能够很好的满足，封装之前信道通路的自检自测，可提前发现故障，加快测试速度。

  本文作者：交叉信息核心院前沿架构与智能芯片中心领衔教授，清华大学助理教授，声